Analog and digital electronic circuits. (przedmiot prowadzony w j. angielskim: Analogowe i cyfrowe układy elektroniczne) I-NM3O>AADEC-PWJAA
Jeszcze nie wprowadzono opisu dla tego przedmiotu...
|
W cyklu 2021/2022-Z:
Celem przedmiotu jest przedstawienie aktualnych technik i metod komputerowego modelowania i projektowania układów cyfrowych oraz mikrofalowych układów analogowych w technologii CMOS. |
W cyklu 2022/2023-Z:
Celem przedmiotu jest przedstawienie aktualnych technik i metod komputerowego modelowania i projektowania układów cyfrowych oraz mikrofalowych układów analogowych w technologii CMOS. |
W cyklu 2023/2024-Z:
Celem przedmiotu jest przedstawienie aktualnych technik i metod komputerowego modelowania i projektowania układów cyfrowych oraz mikrofalowych układów analogowych w technologii CMOS. |
Koordynatorzy przedmiotu
W cyklu 2022/2023-Z: | W cyklu 2023/2024-Z: | W cyklu 2021/2022-Z: |
<b>Ocena końcowa</b>
<b>Wymagania wstępne</b>
<b>Literatura podstawowa</b>
- Baker R. J. CMOS: circuit design, layout, and simulation. 3rd ed.: John Wiley & Sons, Inc., Hoboken, NJ, 2010.
- Benini B. Gate- and Transistor-Level Design / ACK H. Kaeslin Lecture notes “Top-Down Digital VLSI Design”, Chapter 9. – February, 2018 (https://www.dropbox.com/s/lvp6swsi0j6o6ac/Gate-%20and%20Transistor-Level%20Design.pdf?dl=0).
- Dhumane N. Critical Area Driven Dummy Fill Insertion to Improve Manufacturing Yield. Masters Theses 1911 February 2014. 824 / Department of Electrical and Computer Engineering. – Amherst: University of Massachusetts Amherst. – May, 2012 (https://scholarworks.umass.edu/cgi/viewcontent.cgi?article=1934&context=theses).
- Nakura T. Essential Knowledge for Transistor-Level LSI Circuit Design. Springer, Singapore,
- Vingron S. P. Logic Circuit Design: Selected Methods. Springer, Heidelberg, 2012.
<b>Literatura uzupełniająca</b>
- Aparicio M., Comte M., Azaïs F., Bertrand Y., Renovell M., Jiang J., Polian I., Becker B. An IR-Drop Simulation Principle Oriented to Delay Testing / DCIS’12: 27th Conference on Design of Circuits and Integrated Systems, Nov 2012, Avignon, France. pp.404-409, 2012, <http://www.lirmm.fr/dcis2012/index.php>. <lirmm-00804254>. ((https://hal-lirmm.ccsd.cnrs.fr/lirmm-00804254/document)
- Binkley D. Tradeoffs and Optimization in Analog CMOS Design. John Wiley & Sons, Inc., Hoboken, NJ, 2008.
- Brunvand E. Digital VLSI Chip Design with Cadence and Synopsys CAD Tools. School of Computing University of Utah, 2006.
- Han L. E., Perez V. B., Cayanes M. L., Salaber M. G. CMOS Transistor Layout KungFu. : EDA Utilities, 2005.
- Zioło K. Laboratorium elektroniki, Wydawnictwo Politechniki Śląskiej, Gliwice 2003
<b>Inne informacje</b>
Efekty kształcenia
Wiedza
Ma szczegółową wiedzę w zakresie teoretycznych i praktycznych aspektów elektroniki, architektury systemów komputerowych oraz systemów operacyjnych.
Powiązane efekty kierunkowe:
IF2A_W16
Metody weryfikacji:
Sprawdzenie na zajęciach - odpowiedź ustna
Umiejętności
Potrafi pozyskiwać informacje z literatury, baz danych i innych źródeł zarówno w języku polskim i języku angielskim; potrafi integrować uzyskane informacje, dokonywać ich interpretacji, a także wyciągać wnioski oraz formułować i uzasadniać opinie.
Powiązane efekty kierunkowe:
IF2A_U01
Metody weryfikacji:
Sprawdzenie na zajęciach - odpowiedź ustna
Umiejętności
Zna i potrafi stosować narzędzia wspomagające prace projektowe
Powiązane efekty kierunkowe:
IF2A_U21
Metody weryfikacji:
Sprawdzenie na zajęciach - odpowiedź ustna
Weryfikacja na podstawie sprawozdania
Kompetencje społeczne
Rozumie potrzebę i zna możliwości ciągłego dokształcania się – podnoszenia kompetencji zawodowych, osobistych i społecznych.
Powiązane efekty kierunkowe:
IF2A_K01
Metody weryfikacji:
Ocena aktywności na zajęciach
Kompetencje społeczne
Potrafi pracować w zespole w roli osoby inspirującej, lidera grupy lub członka grupy.
Powiązane efekty kierunkowe:
IF2A_K03
Metody weryfikacji:
Ocena aktywności na zajęciach